

USB 2.0 视频

平板电脑/PC 摄像头控制器

SN9C5259AFG

数据表

文档号: -5259AFG doc no.

版本: v0.20

For the latest data sheet, please visit www.sunnywale.com

修订	日期	描述
0.10	13-11-09	SN9C5259AFG 草案
0.20	14-01-10	Pin 脚定义更新, 加入 PCB Layout Guide

目录

1	概述	4
2	特征	4
2.1	系统	4
2.2	USB 控制器	4
2.3	传感器接口	5
2.4	色彩处理 (TBD)	5
2.5	缩放引擎	6
2.6	JPEG 编码器	6
2.7	视频/ 静态图像	6
2.8	帧速率	6
2.9	音频	6
2.10	微控制器和 USB 设备特征	7
2.11	USB 视频类的预先定义	7
2.12	平台支持	7
3	功能块框图	8
4	管脚分配	9
4.1	SN9C5259AFG –LQFP 64	9
4.1.1	管脚引出示意图	9
4.1.2	管脚说明	9
5	电器特性(TBD)	12
5.1	DC 工作条件	12
5.1.1	最大绝对额定值	12
5.1.2	推荐工作条件	12
5.1.3	DC 电器特性	13
5.2	AC 工作条件	14
5.2.1	并行传感器接口	14
5.2.2	MIPI 传感器接口 (TBD)	15
5.2.3	I2C 控制接口	16
5.2.4	串行闪存接口	17
6	封装信息	18
6.1	命名原则	18
6.2	LQFP 64-SN9C5259AFG	20
6.2.1	封装信息	20

7	PCB Layout Guide.....	21
8	联系信息	23

SONIX Confidential

1 概述

SN9C5259AFG 是 USB 2.0 高速 (HS) 兼容的摄像头控制器。先进的功耗设计使设备在挂起、待机或运行状态下功耗都极低。低热设计使平台内模块的工作温度始终在合理的范围内。SN9C5259AFG 完全符合 USB 视频类。支持的操作系统包括微软的系统 (Windows XP、Windows Vista、Windows 7 和 Windows 8)、苹果系统、基于 Linux 的系统 (如, Ubuntu、Android...等)。

SN9C5259AFG 支持 10 位并行传感器接口, 分辨率可达 5MP@15fps; 或者支持接入 4 LANE MIPI 接口传感器, 最大支持 8M@15FPS。通过 I2S 接口, 可以扩展音频兼容性, 或者接入数字麦克风。新一代图像信号处理器带来更佳的视觉体验。高性能动态 JPEG 压缩引擎提供不同的压缩比, 可满足带宽要求。通过集成的传感器接口和色彩处理引擎, 可以支持大多数可用的 CMOS 传感器。由内嵌微控制器控制, 内置 3A (AE / AWB / AF) 统计。架构灵活, 由 Mask ROM、内部 RAM 和外部串行闪存组成, 可用于存储自定义代码和参数。通过高度集成的分位架构和松翰提供的开发工具包, 第三方可以很方便地实现自定义功能。

2 特征

2.1 系统

- 3.3V 电源 (内部产生 1.2V 的核心电源)
- 超低功耗
 - 待机时: <30mA (不包括传感器的功耗)
 - 挂起时: <500uA (不包括传感器的功耗)
- 内置时钟合成器, 保证性能和节能
- 内置 PLL, 以产生内部时钟
- 使用外部串行闪存, 存储自定义代码和数据 (默认为 128K 字节)
- 带相侦测的高速串行闪存控制器 (120MHz)
- 无需外部 RAM
- 64 引脚 LQFP 7.0x7.0mm 封装
- 6 个 GPIO

2.2 USB 控制器

- USB 2.0 高速和全速模式兼容
- USB 视频类 1.1 兼容
- USB2.0 HS / FS 自动检测和切换

- USB FS 模式和 USB 断开是可编程的
- USB 低功耗管理休眠状态(LPM-L1, 只有 bulk 模式)
- 支持设备上电状态-ACPI 的运行时间 D3
- 5 端点: 控制管道、Bulk 管道、UVC 中断-IN 和同步-IN (视频, 24MB/s 最大)、UAC 同步-IN
- 视频流接口有 6 种替代设置

2.3 传感器接口

- 传感器接口支持并行的 (10 位), 支持**错误! 链接无效。**CMOS 传感器
- 传感器接口也支持 MIPI-CSI2 4 lane 接口, 最大支持 8M@15FPS
- 支持来自传感器的 YUY2 和 Bayer RAW 图像数据格式
- 传感器控制支持工业标准的 2 线串行接口

2.4 色彩处理 (TBD)

- AE 直方图统计
- AWB 窗口统计
- AF 边缘窗口统计
- 动态坏点自动补偿
- R/G/B 通道的遮光补偿
- 低通滤波器
- R/Gr/Gb/B 通道的单独数字色彩增益控制
- Y/Cb/Cr 通道的单独数字色彩增益控制
- R/Gr/Gb/B 通道的像素偏移 (光黑) 补偿
- RGB 通道的可编程伽马表
- R/G/B 输入的可编程色彩转换矩阵
- 可配置降噪
- 边缘防色彩失真
- 可配置边缘增强
- Y 通道的可编程伽马表
- 图像处理, 可配置窗口函数
- 可编程的色调和饱和度
- 自动伽玛背光预览
- MSOC 的自动频率

2.5 缩放引擎

- 适用于支持来自传感器接口的 YUY2 和 Bayer RAW 输入的精密缩放
- 适用于 UVC 的 YUY2 和 MJPG 有效载荷的精密缩放

- 对于所支持的传感器，结合缩放和窗口功能，可以向 QXGA~QQVGA 的输出格式提供相似的视角。
- 采用 LPF 消除伪迹

2.6 JPEG 编码器

- 内置 JPEG 编码器，支持 USB 视频类 MJPEG 有效载荷
- JPEG 格式是 YUV422 基准格式
- Y 和 C 的 128 字节的可编程量化表，用于调整压缩比
- 编码引擎处理功率是 150MP/sec (8MP@15fps, 5MP@30fps)

2.7 视频/ 静态图像

- 支持 UVC1.5 –未压缩的 YUY2 有效载荷 (YUV422, 16 位/像素)
- 支持 UVC1.5 –未压缩的 M420 有效载荷 (YUV422, 12 位/像素，供 Lync F/G 使用)
- 支持 UVC1.5 –MJPEG 有效载荷
- 静态图像采集大小达 5MP
- 支持 UVC 静态图像采集方法 1 和 2

2.8 帧速率

Mode		5M(10b)	3M(10b)	FHD(10b)	2M(10b)	1.3M(10b)	HD(10b)	VGA(10b)
MJPEG	BULK	15	30	30	30	60	60	60
	ISO	15	30	30	30	60	60	60
YUY2	BULK	n/a	n/a	n/a	n/a	15	15	60
	ISO	n/a	n/a	n/a	n/a	n/a	n/a	60

2.9 音频

- 支持 UAC1.0 的 I2S 数字音频输入
- 支持数字麦克风输入。(与 I2S 引脚复用) 错误！链接无效。(8, 11.025, 16, 22.05, 24, 44.1, 48 kHz)，以及分辨率(8/16 位，单声道/立体声系统)

2.10 微控制器和 USB 设备特征

- 内置 4K 字节数据内存的 8032 微控制器
- 最大 CPU 时钟速率为 60MHz
- 从外部串行闪存自动加载扩展 F/W

- 从外部串行闪存自动加载 VID / PID，制造商，产品和序列号字符串
- 从外部串行闪存自动加载 UVC 参数定义
- 可从 PC 升级 F/W
- USB 强制处于 FS 模式，以及 USB 强制断开
- 监控器自动恢复
- 传感器传输完每帧图像时会中断


2.11 USB 视频类的预先定义

- 亮度控制（UVC 定义）
- 对比度控制（UVC 定义）
- 色调控制（UVC 定义）
- 饱和度控制（UVC 定义）
- 锐度控制（UVC 定义）
- 伽玛控制（UVC 定义）
- 隐私控制（UVC 定义）
- 视频流上的 LED 指示灯
- UVC 扩展单元支持

2.12 平台支持

- 微软 Windows XP 32 位 SP2, 微软 Windows XP 64 位, 微软 Windows Vista 32 位, 微软 Windows Vista 64 位, 微软 Window 7 32 位, 微软 Win 7 64 位, 微软 Window 8
- Mac - OS X 10.4.8 或更高版本
- 带 UVC 驱动程序的 Linux（开放源代码可查阅 <http://linux-uvc.berlios.de/>）


3 功能块框图



4 管脚分配

4.1 SN9C5259AFG –LQFP 64

4.1.1 管脚引出示意图



4.1.2 管脚说明

管脚编号	管脚名称	描述
1	3.3V	DSP 系统电源
2	1.2V	DSP 核心电源
3	1.2V	DSP 核心电源
4	3.3V	DSP 系统电源
5	3.3V	DSP 系统电源
6	GND	接地
7	DM	USB D-
8	DP	USB D+
9	GND	接地
10	GND	接地
11	SF_SO	SPI 数据输出至串行闪存
12	SF_CS	SPI 芯片选择至串行闪存
13	SF_SCK	SPI 时钟至串行闪存
14	SF_SI	来自串行闪存的 SPI 数据输入

15	3.3V	DSP 系统电源
16	3.3V	DSP 系统电源
17	GPIO[1]	通用 I/O, 默认 SPI 串行闪存写保护控制用
18	GPIO[2]	通用 I/O
19	GPIO[6]	通用 I/O, 默认 LED 控制用
20	SDA#1	并行传感器的 I2C 数据
21	SCL#1	并行传感器的 I2C 时钟
22	S_VSYNC	并行传感器 VSYNC
23	S_HSYNC	并行传感器 HSYNC
24	SEN_CLK#1	并行传感器时钟
25	VDD33/18#1	并行传感器的 I/O 电压水平设置
26	S_PCK	并行传感器像素时钟
27	1.2V	DSP 核心电源
28	1.2V	DSP 核心电源
29	D0	并行传感器图像数据
30	D1	并行传感器图像数据
31	D2	并行传感器图像数据
32	GND	接地
33	D3	并行传感器图像数据
34	D4	并行传感器图像数据
35	D5	并行传感器图像数据
36	D6	并行传感器图像数据
37	D7	并行传感器图像数据
38	D8	并行传感器图像数据
39	D9	并行传感器图像数据
40	GPIO[4]	通用 I/O
41	GPIO[12]	通用 I/O
42	GPIO[3]	通用 I/O
43	SDA#2	并行传感器的 I2C 数据
44	SCL#2	并行传感器的 I2C 时钟
45	SEN_CLK#2	并行传感器时钟
46	VDD33/18#2	并行传感器的 I/O 电压水平设置
47	1.2V	DSP 核心电源
48	GND	接地
49	DN3	MIPI sensor data lane 3 negative signal.
50	DP3	MIPI sensor data lane 3 positive signal.

51	DN2	MIPI sensor data lane 2 negative signal.
52	DP2	MIPI sensor data lane 2 positive signal.
53	DNCK	MIPI sensor clock lane negative signal.
54	DPCK	MIPI sensor clock lane positive signal.
55	DN1	MIPI sensor data lane 1 negative signal.
56	DP1	MIPI sensor data lane 1 positive signal.
57	DN0	MIPI sensor data lane 0 negative signal.
58	DP0	MIPI sensor data lane 0 positive signal.
59	1.2V	MIPI Power
60	GND	接地
61	ADIO0	I2S DI / DMIC_DIN
62	ADIO1	I2S BCLK
63	ADIO2	I2S MCK / DMIC_MCK
64	ADIO3	I2S LRCK

5 电器特性(TBD)

5.1 DC 工作条件

5.1.1 最大绝对额定值

符号	参数	额定值	单位
VDD33	电源	-0.3 ~ 3.6	V
VDD33_18	电源	-0.3 ~ 3.6	V
DVDD	电源	-0.12 ~ 1.32	V
Vin	输入电压	-0.3 ~ VDD33 + 0.3	V
Vout	输出电压	-0.3 ~ VDD33 + 0.3	V

5.1.2 推荐工作条件

符号	参数	类型	单位
VDD33	电源	3.3	V
VDD33_18	电源	3.3/1.8	V
DVDD	电源	1.2	V
Vin	输入电压	3.3	V


5.1.3 DC 电器特性

(推荐工作条件下, 且 VDD33=3.0 ~ 3.6V, VDD33_18=1.62 ~ 3.6V, Tj=0 to +70 °C)

符号	参数	条件	最小值	类型	最大值	单位
Vil (VDD33)	输入低电压	CMOS	-0.3		0.2*VDD33	V
Vih(VDD33)	输入高电压	CMOS	0.8*VDD33		VDD33+0.3	V
Vil (VDD33_18)	输入低电压	CMOS	-0.3		0.2*VDD33_18	V
Vih(VDD33_18)	输入高电压	CMOS	0.8*VDD33_18		VDD33_18+0.3	V
Iil	输入低电流	没有拉上或拉下	-1		1	μA
Iih	输入高电流	没有拉上或拉下	-1		1	μA
Ioz	三态泄漏电流		-1		1	μA
Vol	输出低电压	Iol=4mA / 8mA			0.4	V
Voh	输出高电压	Ioh=4mA / 8mA	2.4			V
Cin	输入电容			10		pF
Cout	输出电容			10		pF
Cbid	双向缓冲器 电容			10		pF
Rpu	上拉电阻			70K		Ω
Rpd	下拉电阻			70K		Ω

5.2 AC 工作条件


5.2.1 并行传感器接口



参数	符号	最小值.	类型.	最大值.	单位
VSYNC 脉冲宽度	t_{VSYN}	t_{PCLK}	-	-	ns
VSYNC 至 HSYNC	t_{VTH}	t_{PCLK}	-	-	ns
HSYNC 脉冲宽度	t_{HSYN}	t_{PCLK}	-	-	ns
两个 HSYNC 之间的空白时间	t_{HBLK}	t_{PCLK}	-	-	ns
HSYNC 至 VSYNC	t_{HTV}	t_{HSYNP}			ns

注意:



- t_{SENCK} 是传感器后处理的内部时钟周期。
- t_{HSYNP} 是 Hsync 的周期, t_{VSYNP} 是 Vsync 的周期。
- HVD (高有效), LVD (低有效).



参数	符号	最小值.	类型.	最大值.	单位
HSYNC 脉冲宽度	t_{HSYN}	t_{PCLK}	-	-	ns
HSYNC 至 PCLK	t_{HTP}	t_{SENCK}			ns
PCLK 至 HSYNC	t_{PTH}	t_{SENCK}			ns
PCLK 低脉冲宽度	t_{LPCLK}	2.0	-	-	ns
PCLK 高脉冲宽度	t_{HPCLK}	2.0	-	-	ns
像素时钟频率 (YUV 模式)	f_{PCLK}	-	-	192	MHz
像素时钟频率 (RAW 数据模式)	f_{PCLK}	-	-	192	MHz
图像数据设置时间	t_{DSU}	2.0	-	-	ns
图像数据保持时间	t_{DHD}	2.0	-	-	ns
注意: 1. t_{SENCK} 是传感器后处理的内部时钟周期。 2. ORE (在升高边上) 指作用在升高边上的定时安排。 3. OFE (在下降边上) 指作用在下降边上的定时安排。					


5.2.2 MIPI 传感器接口 (TBD)

5.2.3 I²C 控制接口



参数	符号	标准模式			快速模式			单位
		最小值.	类型.	最大值.	最小值.	类型.	最大值.	
SCL 时钟频率	f _{SCL}	-	98.7	-	-	394.7	-	kHz
保持时间启动条件	t _{HD;STA}	-	5067	-	-	1267	-	ns
SCL 时钟的低周期	t _{LOW}	-	5067	-	-	1267	-	ns
SCL 时钟的高周期	t _{HD;STA}	-	5067	-	-	1267	-	ns
重复启动条件的设置时间	t _{SU;STA}	-	5067	-	-	1267	-	ns
数据保持时间：写	t _{HD;DAT}	-	2533	-	-	633	-	ns
数据保持时间：读	t _{HD;DAT}	10	-	-	10	-	-	ns
数据设置时间：写	t _{SU;DAT}	-	2533	-	-	633	-	ns
数据设置时间：读	t _{SU;DAT}	10	-	-	10	-	-	ns
停止条件的设置时间	t _{SU;STO}	-	5066	-	-	1267	-	ns
启停条件间的总线自由时间	t _{BUF}	4.8	-	-	1.4	-	-	us

5.2.4 串行闪存接口



当 $f_{SCK} = 24 \text{ MHz}$ (SPEED=1)时:


参数	符号	最小值.	类型.	最大值.	单位
SCK 时钟频率	f_{SCK}	-	24	-	MHz
芯片选择低至 SF_CK 边	t_{CSS}	36		-	ns
SF_CK 边至芯片选择高	t_{CSH}	36		-	ns
芯片高周期	t_{CS}	41.67		-	ns
时钟高周期	t_{WH}	20.83	-	-	ns
时钟低周期	t_{WL}	20.83	-	-	ns
输入数据设置时间	t_{SU}	10	-	-	ns
输入数据保持时间	t_H	10	-	-	ns
输出数据有效时间 @ CL=20pF	t_V	-	-	5	ns
输出数据保持时间@ CL=20pF	t_{HO}	36	-	-	ns

当 $f_{SCK} = 12 \text{ MHz}$ (SPEED=3)时:

参数	符号	最小值.	类型.	最大值.	单位
SCK 时钟频率	f_{SCK}	-	12	-	MHz
芯片选择低至 SF_CK 边	t_{CSS}	36	-	-	ns
SF_CK 边至芯片选择高	t_{CSH}	36	-	-	ns
芯片高周期	t_{CS}	41.67	-	-	ns
时钟高周期	t_{WH}	41.67	-	-	ns
时钟低周期	t_{WL}	41.67	-	-	ns
输入数据设置时间	t_{SU}	10	-	-	ns
输入数据保持时间	t_H	10	-	-	ns
输出数据有效时间 @ CL=20pF	t_V	-	-	5	ns
输出数据保持时间@ CL=20pF	t_{HO}	78	-	-	ns

6 封装信息


6.1 命名原则



6.2 LQFP 64-SN9C5259AFG

6.2.1

封装信息



7 PCB Layout Guide

一、SN9C5259AFG 电路设计注意事项:

1 SN9C5259AFG 电源部分

1.1 Core Power(1.2V):

1.1.1 需要使用 500mA 以上负载能力的 LDO，避免大电流的抽取导致 LDO 过热而开启断电保护机制，导致系统不稳等问题产生。由于采用 LD-LD 方案的纹波系数较 LDO 大，所以一般建议使用 LDO 电源方案。

1.1.2 在 1.2V 电压输出端建议先经过一颗 4.7uF 电容，并且所有 1.2V Power Pin 处建议放置一颗 0.1uF 电容，其位置尽量靠近对应的引脚。

1.2 Sensor IO Power (1.8V&3.3V):

1.2.1 Sensor IO Power 必须依据 CMOS Sensor IO Power 决定电压数值，SN9C5259AFG 可接受 IO Power 电压范围为 1.8V ~ 3.3V。

1.3 USB 5V 输入:

1.3.1 请在 USB 5V 输入后经过 10uF 及 0.1uF 电容滤波，以达到尽量减小供电电压纹波系数及增强滤波的效果。

1.4 USB PHY Power(1.2V&3.3V):

1.4.1 USB PHY Power 建议参考我司所提供电路放置 2.2uF 以上电容在 USB PHY Power 附近，其距离愈短愈好，确保 USB 电源稳定度。

2 CMOS Sensor 电路设计注意事项:

2.1 电源部份:

2.1.1 Sensor 电压设定请参考 CMOS Sensor 原厂所提供数据，建议 Analog & Digital Power 部份，建议预留 RC 电路隔开，避免互相干扰以降低 Power Noise 对影像质量的影响。

2.1.2 建议使用具有 PSRR (Power Supply Rejection Ratio)功能的 LDO，独立供电给 CMOS Sensor 确保电源稳定供给，避免后端 ISP 瞬间抽拉电流造成 Ripple Noise 等干扰因素影响影像质量。

2.1.3 若客户有低待机功率需求，建议选用具有 Chip Enable 功能之 LDO 并搭配 SN9C5259AFG GPIO 设定，可达到待机低功率规格需求。

2.2 CMOS Sensor Control PIN 如 Reset, Power_Down 等讯号，请参考我司电路图控制方式或自行使用 RC Delay 等电路去达到 Power On Reset 等功能。

二、PCB Layout 注意事项:

1 USB (D+ & D-) Trace Layout:

1.1 USB D+ & D- Trace 是最重要走线，请优先布线。走线务必遵守 90ohm 差动对阻抗匹配，尽可能维持直线并以最短距离走线，保持二者等长，避免打 via 穿层，也不建议预留测试点等 Dummy Trace 影响其阻抗匹配。

1.2 若使用四层板设计，若 USB D+ & D- Trace 在 TOP Layer，建议 Layer 2 为 GND 层，下层完整铜铂可包覆 USB D+ & D- Trace，避免下层讯号干扰且维持 90 ohm 差动阻抗匹配。

1.3 若使用二层板设计，请务必在 USB D+ & D- Trace 下层预留完整 GND 铜铂，不能有任何走线与 USB Trace 重迭或交错。

1.4 所有高速走线如 XTAL, CLK 等讯号皆需避开 USB D+ & D- Trace 并且所有讯号线与 USB D+ & D- Trace 尽可能用 GND 铜铂隔开，以避免干扰。

2 Core Power Layout:

2.1 Core Power 是整个电路最耗电的电源，其电源稳定性更为重要。强烈建议使用切割 Power Plane 方式去连接各点以增加电源稳定性。避免使用走线方式以树枝状或一直线方式去连接各点，以避免走线末端供电不足等问题。

2.2 Core Power 部份必须使用走线方式去连结各点，建议使用环状方式连接，让走线末端电源来源非单一源头，并在走线末端位置加入一颗 4.7uF 电容以确保电压稳定性。

2.3 所有 Power Pad 附近皆需放置一颗 0.1uF 电容，电容愈靠近 IC PAD，其效果愈佳，可增加电容稳定度并降低 Power Noise。

3 Power Plane:

3.1 各组电源为求供电的稳定性，若能有各自的 Power Plane 为最佳，但前提是以不易被干扰的状况来说，如 Digital 数字相关的使用。

3.2 易被干扰的状况，如 Audio 或 Sensor 的 Analog Power，其在切 Power Plane 时须注意尽可能避免任何讯号在其上跨越，若无法避免，则尽量减少其影响，或避开切割与走粗线来应对。而对应 Analog Power Plane 的 Analog GND Plane，最好也能与其切齐，也须避免破碎的切割发生。

4 Sensor Interface Trace Layout:

4.1 Sensor Interface Trace 包含 D0 ~ D9, HSYNC, VSYNC, PCLK & Sen_CLK 等, 所有走线长度不宜差异过大。请注意 Sen_CLK & PCLK 为高速讯号, 尽可能走同一层面, 减少打 via 孔次数, 尽可能以最短直线距离布线。若有 EMI 顾虑, 可以在 Sen_CLK & PCLK 走在线预留 RC 电路。

5 CMOS Sensor PCB Layout 注意事项:

5.1 Power Trace Layout:

5.1.1 Sensor Analog Power 是影像质量好坏的关键, 强烈建议每一个 Analog Power Pad 皆放置一颗 0.1uF 电容, 位置愈近效果愈佳。

5.1.2 Sensor 所需 DVDD 由内建 LDO 自行供电, 外部稳压电容摆放需靠近 IC Pad, 电容大小请参考原厂建议。

5.1.3 Sensor 内部有 High & Low Reference Voltage, 外部稳压电容摆放需靠近 IC Pad, 电容大小请参考原厂建议。

5.2 Sensor Interface Trace Layout:

5.2.1 Sensor Interface Trace 包含 D0 ~ D9, HSYNC, VSYNC, PCLK & Sen_CLK 等, 所有走线长度不宜差异过大。请注意 Sen_CLK & PCLK 为高速讯号, 尽可能走同一层面, 减少打 via 孔次数, 尽可能以最短直线距离布线。若有 EMI 顾虑, 可以在 Sen_CLK & PCLK 走在线预留 RC 电路。

7 联系信息

■ 公司总部

台湾新竹县竹北市台元街 36 号 10 楼之 1

电话: (886)3-5600-888 传真: (886)3-5600-999

网址: <http://www.sonix.com>

■ 台北销售处

台湾台北市松德路 171 号 15 楼之 2

电话: (886)2-2759-1988 传真: (886)2-2759-8880

E-mail: makt@sonix.com.tw | sale@sonix.com.tw

■ 香港销售处

香港新界沙田沙田乡事会路 138 新城市中央广场 1 座 7 楼 705 号

电话: (852)2723-8886 传真: (852)2723-9979

E-mail: hka@sonix.com.tw

■ 深圳代表处

中国深圳宝安区创新路5号锦驰创新城A区202

电话: (86)755-8304-5321 手机: 86-13823278789

E-mail: awin@sunnywale.com

■ 美国销售处

电话: 401-9492666 传真: 401-9492888

E-mail: abscungiosonix@att.net

Sales: Shenzhen Sunnywale Inc, www.sunnywale.com, awin@sunnywale.com, Wechat: 9308762

本資料為松翰科技股份有限公司專有之財產，未經書面同意不准透露、使用，亦不准複印或轉變成任何其他形式使用 The information contained herein is the exclusive property of SONIX and shall not be distributed, reproduced or disclosed in whole or no in part without prior written permission of SONIX.